數字電子技術基礎期末考試題

時間：2022-08-19 12:52:56 試題我要投稿

相關推薦

數字電子技術基礎期末考試題

　　數字電子技術基礎學的是什么？期末會考什么呢？下面是小編為大家收集整理的數字電子技術基礎相關內容，歡迎閱讀。

數字電子技術基礎期末考試題

　　數字電子技術基礎期末考試題

　　一、單項選擇題(每小題1分，共10分)

　　1、以下描述一個邏輯函數的方法中，( )只能唯一表示。

　　A.表達式 B.邏輯圖 C.真值表 D.波形圖

　　2、在不影響邏輯功能的情況下，CMOS與非門的多余輸入端可( )。

　　A.接高電平 B.接低電平 C.懸空 D.通過電阻接地

　　3、一個八位二進制減法計數器，初始狀態為00000000，問經過268個輸入脈沖后，此計數器的狀態為( )。

　　A.11001111 B.11110100 C.11110010 D.11110011

　　4、若要將一異或非門當作反相器(非門)使用，則輸入端A、B端的連接方式是( )。

　　A.A或B中有一個接“1” B.A或B中有一個接“0”

　　C.A和B并聯使用 D.不能實現

　　5、在時序電路的狀態轉換表中，若狀態數N=3，則狀態變量數最少為( )。

　　A.16 B.4 C.8 D.2

　　6、下列幾種TTL電路中，輸出端可實現線與功能的門電路是( )。

　　A.或非門 B.與非門 C.異或門 D.OC門

　　7、下列幾種A/D轉換器中，轉換速度最快的是( )。

　　A.并行A/D轉換器 B.計數型A/D轉換器

　　C.逐次漸進型A/D轉換器 D.雙積分A/D轉換器

　　8、存儲容量為8K×8位的ROM存儲器，其地址線為( )條。

　　A.8 B.12 C.13 D.14

　　9、4個觸發器構成的8421BCD碼計數器，共有( )個無效狀態。

　　A.6 B.8 C.10 D.12

　　10、以下哪一條不是消除竟爭冒險的措施( )。

　　A.接入濾波電路 B.利用觸發器

　　C.加入選通脈沖 D.修改邏輯設計

　　二、填空題(每空1分，共20分)

　　1、時序邏輯電路一般由（）和( )兩分組成。

　　2、多諧振蕩器是一種波形產生電路，它沒有穩態，只有兩個

　　3、數字電路中的三極管一般工作于________區和________區。

　　4、四個邏輯變量的最小項最多有________個，任意兩個最小項之積為________。

　　5、555定時器是一種用途很廣泛的電路，除了能組成________觸發器、________觸發

　　器和________三個基本單元電路以外，還可以接成各種實用電路。

　　6、用2048×12的ROM芯片，最多能實現________個輸入________個輸出的組合邏輯

　　函數。

　　7、對于JK觸發器，若J=K，則可完成________觸發器的邏輯功能;若K=J=1，則完成

　　________觸發器的邏輯功能。

　　8、時序邏輯電路的輸出不僅和_________有關，而且還與________有關。

　　9、三態門的輸出狀態有________、低電平、________三種狀態。

　　10、采用ISP技術的PLD是先裝配，后________。

　　11、轉換速度|和______________是衡量A/D轉換器和D/A轉換器性能優劣的主要指標。

　　三、簡答題(每小題5分，共15分)

　　1、證明邏輯函數式： BC ? D ? D(B ? C )(AD ? B) ? B ? D。

　　2、簡述下圖所示組合邏輯電路的功能。

　　3、試述施密特觸發器和單穩態觸發器的工作特點。

　　四、分析設計題(共30分)

　　1、試列寫下列 ROM結構中Y2、Y1、Y0的函數表達式，并采用八選一數據選擇器 74LS152對Y2、Y1、Y0重新實現。要求寫出實現表達式，并畫出邏輯電路圖。其中，ROM地址譯碼器中，輸入地址選中的列線為高電平。(10分)

　　2、試用 JK觸發器和門電路設計一個十三進制的計數器，要求體現邏輯抽象、狀態化簡、狀態方程、特性方程、驅動方程和輸出方程等中間過程，畫出邏輯電路圖，并檢查所設計的電路能否自啟動。(20分)

　　參考答案

　　一、單項選擇題。

　　1-5 CABBD

　　6-10 DACAB

　　二、填空題。

　　1、存儲電路，組合電路

　　2、暫穩態

　　3、截止，飽和

　　4、16，0

　　5、施密特，單穩態，多諧振蕩器

　　6、11，12

　　7、T，T′

　　8、該時刻輸入變量的取值，電路原來的狀態

　　9、高電平，高阻態

　　10、編程

　　11、轉換精度

　　三、簡答題

　　1、略

　　2、解：該電路為三人表決電路，只要有 2票或 3票同意，表決就通過。

　　3、解：

　　施密特觸發器：(1)輸入信號從低電平上升的過程中，電路狀態轉換時對應的輸入電平，

　　與輸入信號從高電平下降過程中對應的輸入轉換電平不同;(2)在電路狀態轉換時，通過電

　　路內部的正反饋過程使輸出電壓波形的邊沿變得很陡。

　　單穩態觸發器：(1)有穩態、暫穩態兩個狀態;(2)在外界觸發脈沖作用下，能從穩態

　　翻轉到暫穩態，暫穩態持續一段時間后，自動回到穩態;(3)暫穩態持續時間的長短取決于

　　電路本身參數，與觸發脈沖的寬度和幅度無關。

　　四、分析設計題

　　1、略

　　2、略

　　延伸閱讀：數字電子技術基礎復習知識點

　　觸發器按邏輯功能的分類

　　一.RS觸發器

　　Qn+1=S+RQn

　　SR=0（約束條件）

　　二.JK觸發器

　　Qn+1=JQn+KQn

　　三.T觸發器

　　Qn+1=TQn+TQn

　　JK觸發器的兩個輸入端連接在一起作為T端，就可以構成T觸發器。

　　當T觸發器的控制端接至固定的高電平時，每次CP信號作用后必然翻轉成與初態相反的狀態。

　　Qn+1=Qn

　　四.D觸發器

　　Qn+1=D

　　時序電路分析

　　1.從給定的邏輯圖中寫出每個觸發器的驅動方程

　　2.把得到的驅動方程代入相應的觸發器特性方程，得出每個觸發器的狀態方程，從而組成狀態方程組。

　　3.根據電路圖寫出輸出方程。

　　2.分析圖4-7所示電路的邏輯功能。

　�。�1）寫出驅動方程、狀態方程

　　（2）作出狀態轉移表、狀態轉移圖

　�。�3）指出電路的邏輯功能，并說明能否自啟動

　　試分析圖4-9下面時序邏輯電路

　　（1）寫出該電路的驅動方程，狀態方程和輸出方程

　�。�2）畫出Q1Q0的狀態轉換圖

　�。�3）根據狀態圖分析其功能

　　任意進制計數器的構成方法

　　假定已有N進制計數器，需要得到M進制計數器。這時有M＞N和M＜N兩種情況（M＞N這里不做講解）

　　M＜N時，在N進制計數器的順序計數過程中要設法跳越N-M個狀態，就可以得到M進制計數器了。

　　方法有置零法和置數法兩種。

　　置零法適用于有異步置零輸入端的計數器。它是從S0開始計數并接收了M個計數脈沖以后，電路進入Sm狀態產生了一個置零信號加到計數器的異步置零輸入端，計數器立刻返回S0狀態。這樣實現跳越N-M個狀態。

　　置數法是通過給計數器重復置入某個數值來實現跳越N-M個狀態，從而得到M進制計數器。

　　3.十六進制計數器74161的邏輯符號如圖4-27（a）所示，功能如表4-1。要求構成十進制計數器，其十個循環狀態如圖4-27（b）所示。請畫出接線圖，可以增加必要的門。

　　時序電路的設計方法

　　一、邏輯抽象，得出電路的狀態轉換圖或狀態轉換表

　　1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態數。

　　2.定義輸入、輸出邏輯狀態和每個電路狀態的含義，并將電路狀態順序編號。

　　3.依題意列出電路的狀態轉換圖或狀態轉換表。

　　二、狀態化簡

　　若兩個電路狀態在相同的輸入下有相同的輸出，并且轉換到同一個次態去，則稱這兩個狀態為等價狀態。

　　狀態化簡的目的在于將等價狀態合并，以求得最簡的狀態轉換圖。

　　三、狀態分配

　　時序邏輯電路的狀態是用觸發器狀態的不同組合來表示的。需要確定觸發器的數目n。因為n的觸發器共有2n種狀態組合，所以為獲得時序電路所需的M個狀態，必須取2n-1＜M≤2n。

　　其次，要給每個電路狀態規定對應的觸發器狀態組合。

　　四、選定觸發器的類型，求出電路的狀態方程，驅動方程和輸出方程

　　五、根據得到的方程式畫出邏輯圖

　　六、檢查設計的電路能否自啟動

　　可以利用無關項檢查能否自啟動，將無關項代入狀態轉換圖當中。

　　4．試用D觸發器設計一個同步五進制加法計數器，要求寫出設計過程。

【數字電子技術基礎期末考試題】相關文章：

數字電子技術基礎心得體會（精選7篇）10-09